⑩ 日本国特許庁 (JP)

① 特許出願公開

⑩ 公開特許公報 (A)

昭59-45695

⑤ Int. Cl.³G 11 C 17/00 29/00 識別記号 101 庁内整理番号 6549-5B 7922-5B 砂公開 昭和59年(1984)3月14日

発明の数 1 審査請求 未請求

(全 4 頁)

**GOICメモリ** 

②特

願 昭57-157217

②出 願 昭57(1982)9月7日

70発 明 者 古川祐一

川崎市中原区上小田中1015番地 富士通株式会社内

切出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 松岡宏四郎

剪 柳 🎙

1. 発明の名称

ICメモリ

2. 特許納求の範囲

同一共振上に、汎用データを配領する第1の記憶手段、終期1記憶手段の登込回数を計数する中段、終期3回数計数における複数の管理値を記憶する第2の影響手段、該計数手段による計数デークを視覚する第3の配優手段における複数の行理を制数デークを視2記憶手段における複数の行理を制数デークを視2記憶手段における視数の行理を開発を観去する手段におり、第3記憶手段を観発する手段に対象がある。第3記憶手段を開発により構成し、制御部は第1記憶手段を開発とより構成し、制御部は第1記憶手段を開発を開発して第3記憶手段によりる旧分を受債する毎に計数手段をして第3記憶手段における旧が数データを比較手段に対する単位が表現で活出せしめることを整数させてその利定結果を活出せしめることを整数とするICメモリ。

3. 祭明の詳細な説明

(a) 発明の技術分野

本発明は 秘気構去可能の配出し専用記憶回路( EEPROM)による I C メモリの改良に関する。

#### (b) 技術の背景

従来より半導体技術の発達に伴い多様のICメ モリが提供されている。 駅出し専用記憶回路/素 子(ROM)は一度記憶した内容を何回でも読出 しが出来、且その間にあって電源の供給を遮断し ても記憶が失われない不撩発性のメモリである。 ROMにも複数の礁類が提供されており、例 え は文字のドットデータのように一旦記憶すれば存 替える必要のない用途に適用するものやシステム における初期化動作のプログラムのように整装を の頻度は少いが良い時間間隔であっても書替え機 能が必要な用途に適用するものが存在する。とう では後者のために提供される通常のメモリにおけ る督込み疏出し動作においてはROMとして作動 し、異なる哺気信号の操作によって記憶内容を消 去し、新たにデータを特込むことが可能をEEP ROMに関するものである。

# (c) 従来技術と問題点

従来よりEEPROM は有限の例えば10°~ 10 ■ 回の讲込み均命を有し、その限度範囲でメ モリ動作が保証されている。從ってシステムに組 込んで利用するとき、該 E E P R O M の非込み券 俞に比較して、暫込み頻度が微めて少く、 ぜ込み 寿命を意識する必要がないときには透込み回数は 金く智理することなく放躍しても問題はない。し かし省込み特命に比較して書込み頻度が割合に多 · いと自は、EEPROM を替込み回数管型するた めの回路を設けて計数し、指定された限度に澄し たときは以扱に発生する確度が高い脳密を避ける ためEEPROM を交換する使用方法が行われて いる。毎1図に従来における聲込回数管理手段を 備えたEEPROM のプロック図を示す。図にか いて1は第1側御部、2は第2側御部、3は第1 記憶部、4は餌2配憶部、5はカウンタおよび6 は比較部である。第1側御部1はバスを絵由して 受信する第1記憶部3への汎用データDATA1 についてアドレスデータADD1、側側信号CO NT1をよびWEを与えて書込み動作または第1 記憶部3の観取り動作を制御する他、第1記憶部の資込回数を習理するためアトレステータADD 2、側御信号CONT2を与えて資込回数の計数 データDATA2を第1記憶部3の一部領域に替 込/配出すための制御を行う。第2制御部2は第 1制御部1よりのライトイネーブル信号WEを受 信する都度カウンタ5の保持する旧計数データに CLKを送出して1を加算せしめて計数データD ATA2を第1制御部1へ送出させる。

このように親1側の部1はDATA1およびDATA2について第1記憶部3のそれぞれ異なる領域へ持込み且就出し制制を行う。第1記憶部3はEEPROMによって構成され第1制御部1の制御に従って製込み駅出しを行う記憶部である。第2記憶部4は私込回数の管理値を記憶する例えばマスク型の院出しみ用記憶回路(ROM)により構成される。勿論外部において適当な登込み手段により予め替込み処理を施したヒューズ型のROMまたはEEPROMによって構成しても良い。

何れにしても例えば昔込回数管理値10°回のと きは1111101000010ピットデータ、 10 1 回のと管は11000011010100 000017ビットデータを固定的に保持する。 \*前述の第2創御部2が電源投入時における初期状 額設定動作において第1記録部3に記憶するHI計 数データをカウンタ5にセットし、その抜選1制 御部1より受信するWE信号毎にカウンタ5をし て1づつ加算して得られる計数データDATA2 をその都度第1側御郡1のADD2、CONT2 およびWEによって知 1 記憶部 3 へ記憶する都庇 | おDATA2は第1側御郡1の制御に従い比較郡 6 へ送出される。一方第2 制御部2 の制御信号 C ONT3に従って比較和 6 は BV DATA 2 と 第 2 記憶部4より受信する管理値と比較して出力端子 (OUT)よりその判定 結果例えばDATA2く 管理値のときは高レベルを送出して登込み可とし DATA2≧管羽値のときは低レベルを送出して 符込み不可として 0 を送出し舷餌 1 記憶部 3 が規 定の各込回数になったとして交換するととを通報 するようにしていた。とのように従来は春込回数の計数データを智理値と比較して BEPROM による 第1 配貨 郎 3 を智理するために種々の外部付加回路を設ける場合余分をスペースを必要とする他、計数データDATA1と共に DATA2を送出せしめて点検する必要があった。また逆示省略したが必要によって別途選択手段を設けてDATA1とDATA2を分離する必要がある等の欠点を有していた。

### (d) 発明の目的

本条明の目的はは込回数を管理するための回路と汎用データを配储するEEPROMを同一基板上に設けて無駄な実装スペースを削除すると共に複数の管理値を促使、且照合することにより最終管理値への近接状況を把握し易くする他、汎用データと計数データとを別回路に分離して両データが同一端子に出力されるような事なく容易な管理手段を有するEEPROMによる1 C メモリを提供しようとするものである。

### (e) 発明の構成

この目的は同…基板上に、汎用データを記憶す る無1の紀世手段、該無1記憶手段の審込回数を 計数する手段、診察込回数計数における複数の管 理値を記憶する第2の記憶手段、蚊針数手段によ る計数テータを記憶する第3の紀億手段、 該第3 記憶手段の計数データを第2記憶手段における複 数の智理値を比較する手段を備えてなり、 第1、 第3記録手段を電気消去可能の観出し専用収貸回 路、第2配旗手段を固定すたは復気消去可能の院 出し以用記憶回路により構成し、制御部は第1記 **節手段の帮込信号を受信する様に計数手段をして** 第3記憶手段における旧計数テータに1を加算し て計数データを更新せしめ、與に計数データを比 敵手段に送出して管理値と比較させて その判定結 果を送出せしめることを特徴とするICメモリを 提供することによって選成することが出来る。

## (f) 祭明の実施例

以下木発明の一実施例について 図面を 辞照しつ 3 説明する。 第2 図は本発明の一実施例における 称込回数管理手段を備えた BEPROM による I Cメモリのプロック図を示す。 図において1gは 第1制御部、2aに第2制御部、3は第1記版部、 4 aは第2記伊邢、5はカウンタ、6aは比較邵 および7は第2配鎖部である。尚10は本発明の 一実施例における同一芸板領域を示す。 第1図と 共通の符号を有する第1記憶部3とカウンタ5は 従来のそれと同等であり共通の機能を有する。但 し第1記憶部3は第1個御部1 a より汎用データ DATA1の心悸動作制御のみを受け、計数テー タDATA2の 記憶動作制御を受けない EEPR OM構成によるDATAI 専用メモリとして作動 する。その他の第1制御部1 a、第2制御部2 a、 顕 2 記憶郡 4 a および比較郡 6 a も 基本励作とし ては従来のサフィックスのない符号を有する構成 郡材の機能に類似の機能を備え部分的に異なる勁

網 1 制御刑 1 a はパスより受信するデータに従 いてトレステータADD 1、制御信号CONT 1 およびタイトイネーフルWE 1を第 1 記憶部 3 へ

与え汎用データDATA1を将込みまたADD1 およびCONT1を与えて観出し動作を行う。

第2制御郡2aは従来と同様留源投入に伴って 初期状態の常定動作および計数側御動作を行う。 组し従来と與り旧計数データは B E P R O M で楷 成する計数データ専用メモリ第3記憶部7より得 てカウンタ5にセットし、WEIを受信する個に フロックCLKをカウンタ5に送出して 1づつ加 類計数し、計数データDATA2を部3配位部7 に送出させると共に第2制御郡2aは制御仏号C ONT 2およびライトイネーブルWE2を餌3紀 **惨部7に**遊出してDATA2を記憶させると共に DATA2を比較部6aに送出させる。 とゝで飢 3記憶即7はERPROMで構成されそのアドレ スは記憶内容が従来と同じく例えば10\* を示す 10ビットとか10°を示す17ビットのように 一連のビットデータであり、特にアドレスデータ を必要としない。 第2紀憶部4aも従来と何様に 符理値を記憶するマスク型 ROM またはヒューズ 型ROMあるいはEEPROMで物成する。低し 従来と異なり複数の管理値を記憶させる。例えば 都込回数最終電理値を10°回として111110 1000と予報管ป版9×10\* 回として111 0000100を同一ピット数により构成且連続 して記憶させておく。そしてとの娟2記憶耶48 における連続する複数の管理値を前述の比較部 6 aに送出される管理値と何ーピット数からなるD ATA2と第2側御部2aは側御信付CONT3 によって複数回だけ設ピット構成単位毎に繰返し て比較させ、DATA2<各管理版のときは高レ ベル1を送川させ、DATA2≧管理値のときは 低レベルを追出させるようにすれば、例えばDA TA2が彼故の管理値に対し何れも下趨るときは 比較部6 a は 放終管理値に対して 1、予報管理値 に対しても1を出力して J 1、D A T A 2 が両臂 理値の中間にあるときは出力10、DATA2が 最終腎理値に等しくなるか上拠ったときは出力 0 0を出力端子 0 U T より送出する。 このように被 数の管理値を第2配貨部4aに直列して設定して 比較部6aをしてDATA2の禕成ピットを単位 

## (g) 発明の効果

り上説明したように本発明によれば従来EEPROMの書込回数を管理する手段を外部回路によっていたのに比較して同一悲板上に1チップとして構成したため突装スペースを削除低減出来ると共に、計数データ専用の記憶部を設けて従来の第1側御部はDEPROMを単なるメモリ側側のみで番込回数管理のための側側手段を全く考別するととなく容易に使用出来、且段終管理値に対する投近度も得られEEPROMにおける育込何数を容易に管理することが出来るので有用である。

# 4. 図面の簡単な説明

第1回は従来の外部回路によって無込回数管理 手段を備えたじEPROMのブロック図、第2回 は本発明の一界施例における者込回数管理手段を 備えたEEPROM によるICメモリのフロック

図において1、1 a は第 1 制 即 部、2、2 a は 第 2 制 柳 部、3 は 第 1 記 版 部、4、4 a は 部 2 記 版 部、5 は カ ウ ン タ、6、6 a は 比 軟 部 お よ び 7 は 部 3 配 は 郷 で あ る。

> 代組入 升型士 松 岡 左四郎を納 第2章 「全部士

